### PA: \_.NT COOPERATION TREAT\

To:

From	tha	INF	FRI	NΔ.	TIOI	ΝΔΙ	RII	RFA	ı
гиони	11116	11.7	ıcnı	VA.	1 16 71	NAL.	-DU	nea	١.

## **PCT**

### **NOTIFICATION OF ELECTION**

(PCT Rule 61.2)

Commissioner
US Department of Commerce
United States Patent and Trademark
Office, PCT
2011 South Clark Place Room
CP2/5C24
Arlington, VA 22202

Date of mailing (day/month/year)
21 December 2000 (21.12.00)

International application No.
PCT/JP00/03405

International filing date (day/month/year)
26 May 2000 (26.05.00)

Applicant
ITAMI, Shinji

1.	The designated Office is hereby notified of its election made:
	X in the demand filed with the International Preliminary Examining Authority on:
	24 November 2000 (24.11.00)
	in a notice effecting later election filed with the International Bureau on:
	· · · · · · · · · · · · · · · · · · ·
2.	The election X was
	was not
	made before the expiration of 19 months from the priority date or, where Rule 32 applies, within the time limit under Rule 32.2(b).

The Internati nal Bureau of WIPO 34, chemin des C I mbettes 1211 Geneva 20, Switz rland Authorized officer

Kiwa Mpay

Telephone No.: (41-22) 338.83.38

Facsimile No.: (41-22) 740.14.35

今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/220)



出願人又は代理人

PCT

### 国際調査報告

(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

の書類記号 516271WO01		及び	メト記 5 を	を参照すること。	,
国際出願番号 PCT/JP00/03405	国際出願日(日.月.年)	26.05.	0 0	優先日 (日.月.年)	31.05.99
出願人 (氏名又は名称) 三菱電機株式会社	土				
国際調査機関が作成したこの国際調査 この写しは国際事務局にも送付される			CT 1 8 \$		ハ出願人に送付する。
この国際調査報告は、全部で 2	ページである	る。			•
この調査報告に引用された先行	支術文献の写し:	も添付されている	5.		
1. 国際調査報告の基礎 a. 言語は、下記に示す場合を除っ この国際調査機関に提出さ					<b>亏った。</b>
b. この国際出願は、ヌクレオチ この国際出願に含まれる書			)、次の酢	2列表に基づき	国際調査を行った。
□ この国際出願と共に提出さ □ 出願後に、この国際調査機					
書の提出があった。	る配列表が出願	時における国際	出願の開	示の範囲を超え	る事項を含まない旨の陳述
□ 書面による配列表に記載し 書の提出があった。	た配列とフレキ	·シブルディスク	による配	列表に記録した	配列が同一である旨の陳述
2. 請求の範囲の一部の調査が	ぶできない(第	I 欄参照)。			
3. 党明の単一性が欠如してい	へる(第Ⅱ欄参	照)。			
4. 発明の名称は 🗓 出願	<b>順人が提出した</b> 。	ものを承認する。			
□ 次Ⅰ	こ示すように国際	祭調査機関が作成	えした。		•
5. 要約は 🛛 出願	<b>頁人が提出した</b> 、	ものを承認する。			. :
国際	祭調査機関が作品		は、この国	国際調査報告の多	見則38.2(b)) の規定により 発送の日から1カ月以内にこ
6. 要約割とともに公表される図は、第 <u>3</u> 図とする。 X 出版		おりである。	*	ロな	L
□ 出版	頭人は図を示され	なかった。			
本国	図は発明の特徴を	を一層よく表して	こいる。		

	国際調査報告	国图	祭出願番号	CT/JP0	0/03405
	属する分野の分類(国際特許分類(IPC)) Int. Cl <sup>7</sup> G06F13/36, G06F	13/38			
B. 調査を					
調査を行った	最小限資料(国際特許分類(IPC)) nt. Cl'G06F13/36, G06F1	3/38, 0	06F13	/16, G06F	F1/18
日本 日本 日本	トの資料で調査を行った分野に含まれるもの 国実用新案公報 1926-1996年 国公開実用新案公報 1971-2000年 国実用新案登録公報 1996-2000年 国登録実用新案公報 1994-2000年				
国際調査で使用	<b>用した電子データベース(データベースの名称、</b>	、調査に使用			
<ul><li>C. 関連する</li></ul>	ると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連する。	ときは、その	)関連する箇	所の表示	関連する 請求の範囲の番号
Y	JP, 1-145754, A(株式会社リコー), 7 リーなし)		·	,	1-9
Y	│ JP, 5-303540, A(富士ゼロックス株式 3)(ファミリーなし)	<b>会社</b> ), 1	6. 11月. 19	93 (16. 11. 9	1-9
Y	JP, 5-265945, A(富士ゼロックス株式 3)(ファミリーなし)		5. 10月. 19	93 (15. 10. 9	1-9
	•			,	
`	•		·		
] C欄の続き	にも文献が列挙されている。	一 パ	テントファミ	リーに関する別	紙を参照。
「A」特に関連している。「E」以後の際後先者が明明を対している。「L」をおいる。「L」をおいる。「O」には、	のカテゴリー 国のある文献ではなく、一般的技術水準を示す 国目前の出願または特許であるが、国際出願日 会表されたもの E張に疑義を提起する文献又は他の文献の発行 は他の特別な理由を確立するために引用する 関由を付す) こる開示、使用、展示等に言及する文献 国目前で、かつ優先権の主張の基礎となる出願	「T」国際 TX」国で論特の 「Y」の特上よ	順と矛盾すり理解のために関連のある。 規性又は進り関連のある。 対能とのある。 で進歩性が	優先日後に公表される。 るものではるなく、 に引用するった。 文献であいとった。 安性がないと、 文献であって、当	≦該文献と他の1以 Ⅰ明である組合せに
		l			

国際調査を完了した日 21.08.00	国際調査報告の発送日 05.09.00
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 佐藤 匡 電話番号 03-3581-1101 内線 6914

#### **特 許 協 力 条 新**

PCT

#### 国際予備審査報告

RECD 31 AUG 2001
WIPO PCT

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

出願人又は代理人 の書類記号 516271WO01	今後の手続きについ	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ IPEA/416)を参照すること。					
国際出願番号 PCT/JP00/03405	国際出願日 (日.月.年) 26	. 05. 00	<b>優先日</b> (日.月.年)	31.05.	9 9		
国際特許分類 (IPC) Int C	7 G06F13/3	36, G06F1	3/38				
出願人(氏名又は名称) 三菱電機株式	会社 			· · · · · ·			
1. 国際予備審査機関が作成したこの国	国際予備審査報告を法	施行規則第57条(P	CT36条)の規	足に従い送付	ける。		
2. この国際予備審査報告は、この表案	氏を含めて全部で		ジからなる。				
x この国際予備審査報告には、M 査機関に対してした訂正を含む (PCT規則70.16及びPCT この附属書類は、全部で 3	』明細書、請求の範囲 実施細則第607号	及び/又は図面も添 診照)		・ 又はこの国	際予備審		
3. この国際予備審査報告は、次の内容		-		•	,		
I x 国際予備審査報告の基礎							
Ⅱ □ 優先権	·				,		
Ⅲ    新規性、進歩性又は産業	上の利用可能性につい	<b>いての国際予備審査</b>	吸告の不作成				
IV 開の単一性の欠如			•				
V x PCT35条(2)に規定で の文献及び説明 VI  ある種の引用文献	<sup>ト</sup> る新規性、進歩性又	は産業上の利用可能	性についての見解	<b>それを裏</b> 付	けるため		
VII 国際出願の不備			·				
└──							
国際予備審査の請求書を受理した日 24.11.00		国際予備審査報告を	作成した日 14.08.	01			
   名称及びあて先   日本国特許庁(IPEA/JP)		特許庁審査官(権限	のある職員)	5 R	9650		
郵便番号100-8915 東京都千代田区霞が関三丁目4番	t 3 문	佐藤 匡		•	·		
未不得!10世位晚25岁二十月44	-	付託来具 ハコーコ	591-1101	<b>内線 3</b>	520		

#### 国際予備審查報告

国際出願番号 PCT/JP00/03405

I. 国際予備審查報	<b>设告の基礎</b>			
1. この国際予備者 応答するために PCT規則70.	と提出された差し替え用紙は、	基づいて作成さ 、この報告書に	れた。(法第6条(P C ′ おいて「出願時」とし、2	Γ14条)の規定に基づく命令に 本報告書には添付しない。
出願時の国際	出願書類	•		
x 明細審 明細書 明細書	第 <u>1-30</u> 第 <u></u> 第	_ ベージ、 _ ベージ、 _ ベージ、	出願時に提出されたもの 国際予備審査の請求書と	
x 請求の範囲 請求の範囲 請求の範囲 請求の範囲	第 3, 4, 5 第 3, 4, 5 第 1, 6, 8	項、 項、 項、 	出願時に提出されたもの PCT19条の規定に基 国際予備審査の請求書と 06.04.01	<b>甚づき補正されたもの</b>
x 図面 図面 図面	第 <u>1-24</u> 第 第	<del>ジ/</del> 図、 ページ/図、 ページ/図、		
明細書の配列	表の部分 第   表の部分 第   表の部分 第	ページ、 ページ、 ページ、	出願時に提出されたもの 国際予備審査の請求書と	•
2. 上記の出願書類	原の官語は、下記に示す場合?	を除くほか、この	の国際出願の言語である。	
上記の書類は、	下記の言語である	語である	<b>3.</b>	·
☐ PCT規	のために提出されたPCT規 則48.3(b)にいう国際公開のi 審査のために提出されたPC	官語	•	語
3. この国際出願は	は、ヌクレオチド又はアミノ	<b>黎配列を含んで</b> は	おり、次の配列表に基づき	*国際予備審査報告を行った。
この国際/ 出願後に、 出願後に、 出願後に、 出願後に、 書の提出	があった る配列表に記載した配列とフ	シブルディスク 調査)機関に提 調査)機関に提 出願時における	出された書面による配列 出されたフレキシブルデ 国際出願の開示の範囲を	
4. 補正により、下 明細書 x 請求の範囲  図面	能の書類が削除された。 第 第2, 7, 9 図面の第	ページ 項 ペー:	· 2/図	
れるので、そ		として作成した。	(PCT規則70.2(c) こ	8囲を越えてされたものと認めら の補正を含む差し替え用紙は上
. •	•	,		

#### 国際予備審查報告

国際出願番号 PCT/JP00/03405

. 見 <b>解</b>	•		٠		
	•	•			
新規性(N)	· ·	請求の範囲	1, 3-6,	8	有
		請求の範囲			無
進歩性(IS)		請求の範囲		•	有
		請求の範囲	1, 3-6,	8 .	 無
産業上の利用可能性(〕	( A )	請求の範囲	1, 3-6,	8	有
		請求の範囲・		•	無

### 2. 文献及び説明 (PCT規則70.7)

引用文献 1 JP, 1-145754, A(株式会社リコー), 7.6月.1989(07.06.89) 引用文献 2 JP, 5-303540, A(富士ゼロックス株式会社), 16.11月.1993(16.11.93) 引用文献 3 JP, 5-265945, A(富士ゼロックス株式会社), 15.10月.1993(15.10.93) 請求項 1 乃至 9 に関して、引用文献 1 には、マルチプレクスバスにおいて、ス

請求項1万至9に関して、引用文献1には、マルチプレクスバスにおいて、スレーブ自身がアドレスをインクリメントする技術が記載されており、引用文献2及び3に記載された親基板、子基板間のデータ転送において実現するように構成することは当業者が容易になし得る程度のものにすぎない。

なお、出願人は請求項に係る発明がデータの切り替わりを示すサイクル信号を用いてトリガ信号と組み合わせる点で引用文献とは相違する旨を主張しているが、所定のクロックに同期させることは常套手段であり、例えば引用文献1のアドレスストローブ信号をマスタの内部クロックに同期して出力するように構成することは当業者が容易なし得る程度のものにすぎない。





# 日本国特許庁06.04.01

### 請求の範囲

1.(構織)親基板と子基板間を、アドレスバスとデータバスを互いに同一 の信号線を用いたデータ伝送路を用いてデータ送受信を行うデータ転 送方式において、

親基板より子基板に対するデータアクセスの際に、データアクセス に要する開始アドレスを通知する工程と、

子基板にて、上記データアクセスに用いられるアドレスを、上記開始アドレスと所定のトリガ信号とこのトリガ信号と組み合わされたサイクル信号とに基づき生成する工程と、を備えたデータ転送方式。

### 2. (削除)

- 3. トリガ信号に基づきアドレスを生成する際に、開始アドレスに対しトリガ信号のタイミングに応じてインクリメントし、アドレスを順次生成することを特徴とする請求の範囲1に記載のデータ転送方式。
- 4. 親基板と子基板間を、アドレスバスとデータバスを互いに同一の信号線を用いたデータ伝送路を用いてデータ送受信を行うデータ転送方式において、

親基板より子基板に対するデータアクセスの際に、データアクセス に要する子基板のメモリ開始アドレスを通知する工程と、

子基板にて、上記メモリ開始アドレスが自局宛か否かを判断し、自

局宛の場合は、上記メモリ開始アドレスに基づき、自局のメモリにア クセスして上記データ伝送路を介しデータ転送を行う工程と、

上記メモリ開始アドレスに基づくデータ転送終了後は、子基板にて、 上記メモリ開始アドレスをインクリメントし、引き続きデータ転送を 行うべきアドレスを生成し、該生成されたアドレスに基づき、自局の メモリにアクセスし、上記データ伝送路を介してデータ転送を行う工 程と、

を備えたデータ転送方式。

- 5. データの切り替わりを示すサイクル信号を用いて上記トリガ信号と組み合わせることを特徴とする請求の範囲4に記載のデータ転送方式。
- 6.(株)親基板と子基板間を、アドレスバスとデータバスを互いに同一の信号線を用いたデータ伝送路を用いてデータリードを行うデータ転送方式において、

データアクセスのタイミングを示すサイクル信号とあわせたトリガ 信号及び上記データ伝送路を介してデータリードに要する開始アドレスを通知する工程と、

上記開始アドレスが通知された上記データ伝送路をデータバスとして切換える工程と、

上記開始アドレスに基づきメモリにアクセスし、リード結果を上記 データ伝送路に送出する工程と、

上記トリガ信号のタイミングにより、上記開始アドレスをインクリメントし、該インクリメントしたアドレスに基づき、メモリにアクセスし、リード結果を上記データ伝送路に送出する工程と、

を備えたデータ転送方式。

### 7. (削除)

(A) I (A)

8. 親基板と子基板間を、アドレスバスとデータバスを互いに同一の信号線を用いたデータ伝送路を用いてデータライトを行うデータ転送方式において、

データアクセスのタイミングを示すサイクル信号とあわせたトリガ 信号及び上記データ伝送路を介してデータライトに要する開始アドレスを通知する工程と、


上記開始アドレスが通知された上記データ伝送路をデータバスとして切換え、メモリにライトする所定データを送出する工程と、

上記開始アドレスに基づきメモリにアクセスし、上記所定データを メモリにライトする工程と、

上記トリガ信号のタイミングにより、上記開始アドレスをインクリメントし、該インクリメントしたアドレスに基づき、メモリにアクセスし、上記データ伝送路を介して送出される上記所定データをメモリに順次ライトする工程と、

を備えたデータ転送方式。

### 9. (削除)





# **PCT**

### INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference 516271WO01	FOR FURTHER ACTION		tionofTransmittalofInternational Preliminary n Report (Form PCT/IPEA/416)
International application No. PCT/JP00/03405	International filing date (day/r 26 May 2000 (26.0	-	Priority date (day/month/year) 31 May 1999 (31.05.99)
International Patent Classification (IPC) or n G06F 13/36, 13/38	` `	· · · · · · · · · · · · · · · · · · ·	
Applicant MIT	SUBISHI DENKI KABU	SHIKI KAI	SHA
and is transmitted to the applicant acc.  This REPORT consists of a total of  This report is also accompanished and are the bar Rule 70.16 and Section 607 of	ccording to Article 36.  3 sheets, including the day and the sheets including the sheets in the sheet sheet sheets in the sheet sh	ng this cover s s of the descr containing rec	iption, claims and/or drawings which have ctifications made before this Authority (see
IV Lack of unity of inverse Lack of unity	of opinion with regard to novelty ention under Article 35(2) with regard ations supporting such statemen	to novelty. in	ep and industrial applicability ventive step or industrial applicability;
Date of submission of the demand	Date o	f completion o	of this report
24 November 2000 (24.	11.00)	14 A	August 2001 (14.08.2001)
Name and mailing address of the IPEA/JP	Author	ized officer	
Facsimile No.	Teleph	one No.	

### 'INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No.

# PCT/JP00/03405

I.	Basis	of the r	eport		
1.	With	regard t	the elements of the international application:*		
		the inte	rnational application as originally filed		
	$\boxtimes$	the des	cription:		
		pages	1-30	, as c	riginally filed
		pages			th the demand
		pages	, filed with the letter of		
	$\boxtimes$	the clai			
		pages	3,4,5	as 0	riginally filed
		pages	, as amended (together with any	v statement un	der Article 19
		pages			
		pages	1,6,8 , filed with the letter of 06 A		
				<u> </u>	,
	$\bowtie$	the dra			
		pages	1-24		originally filed
		pages			
		pages	, filed with the letter of		
		the seque	nce listing part of the description:		
		pages		. as o	originally filed
		pages			
		pages	, filed with the letter of		
2.	the in	nternation e elemen the lan the lan	guage of a translation furnished for the purposes of international search (under Rule 23.1(t) guage of publication of the international application (under Rule 48.3(b)).  guage of the translation furnished for the purposes of international preliminary examina	p)).	which is:
3.		contair filed to	to any nucleotide and/or amino acid sequence disclosed in the international apparamination was carried out on the basis of the sequence listing:  ed in the international application in written form.  gether with the international application in computer readable form.  ed subsequently to this Authority in written form.	plication, the	international
		furnish	ed subsequently to this Authority in computer readable form.		
			atement that the subsequently furnished written sequence listing does not go beyonional application as filed has been furnished.	ond the discl	osure in the
			stement that the information recorded in computer readable form is identical to the wrnished.	ritten sequen	ce listing has
4.	$\boxtimes$		the claims, Nos the drawings, sheets/fig		
5.			ort has been established as if (some of) the amendments had not been made, since they the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**	have been con	sidered to go
	in th	acement s is report 70.17).	heets which have been furnished to the receiving Office in response to an invitation unde as "originally filed" and are not annexed to this report since they do not contain	r Article 14 a a amendments	re referred to (Rule 70.16
**	Any r	eplacem	ent sheet containing such amendments must be referred to under item I and annexed to thi	is report.	

the manifest of a contract of the same of

### INTERNATIONAL PRELIMINARY EXAMINATION REPORT

Atternational application No. PCT/JP 00/03405

Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability;
 citations and explanations supporting such statement

1.	Statement			
	Novelty (N)	Claims	1, 3-6, 8	YES
		Claims		NO NO
	Inventive step (IS)	Claims		YES
		Claims	1, 3-6, 8	NO NO
	Industrial applicability (IA)	Claims	1, 3-6, 8	YES
		Claims		NO

2. Citations and explanations

Document 1: JP, 1-145754, A (Ricoh Co., Ltd.), June 7, 1989 (07.06.89)

Document 2: JP, 5-303540, A (Fuji Xerox Co., Ltd.),

November 16, 1993 (16.11.93)

Document 3: JP, 5-265945, A (Fuji Xerox Co., Ltd.),

October 15, 1993 (15.10.93)

With respect to Claims 1 to 9, Document 1 discloses a multiplex bus wherein the slave itself increases the addresses and it would be easy for a person skilled in the art to configure the data transfer between the main substrate and the sub-substrate disclosed in Documents 2 and 3 in such a manner that this feature is realised.

The applicant argues that the invention set forth in the present application differs from those disclosed in the cited documents in terms of the feature wherein the trigger signal is incorporated using a cycle signal that shows data replacement. However, synchronisation to a predetermined clock is common practice. For example, it would be easy for a person skilled in the art to configure the address strobe signal disclosed in Document 1 in such a manner that it is outputted by synchronising it to the internal clock of the master.

#### (12)特許協力条約に基づいて公開された国際出願

### (19) 世界知的所有権機関 国際事務局



# 

### (43) 国際公開日 2000年12月7日(07.12.2000)

PCT

### (10) 国際公開番号 WO 00/73915 A1

(75) 発明者/出願人 (米国についてのみ): 伊丹伸司((ITAMI, Shinji) [JP/JP]; 〒100-8310 東京都千代田区丸の内二

(74) 代理人: 宮田金雄, 外(MIYATA, Kaneo et. al. et al.); 〒100-8310 東京都千代田区丸の内二丁目2番3号 三

丁目2番3号 三菱電機株式会社内 Tokyo (JP).

(51) 国際特許分類7:

G06F 13/36, 13/38

(72) 発明者; および

(21) 国際出願番号: PCT/JP00/03405

(22) 国際出願日:

2000年5月26日 (26.05.2000)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

特願平11/151019 1999年5月31日(31.05.1999)

(81) 指定国 (国内): DE, JP, KR, US.

菱電機株式会社内 Tokyo (JP).

(30) 優先権データ:

添付公開書類:


国際調査報告書

(71) 出願人 (米国を除く全ての指定国について): 三 菱電機株式会社 (MITSUBISHI DENKI KABUSHIKI KAISHA) [JP/JP]; 〒100-8310 東京都千代田区丸の内 二丁目2番3号 Tokyo (JP).

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: DATA TRANSFER SYSTEM

(54) 発明の名称: データ転送方式



(57) Abstract: A data transfer system which transfers data between a main substrate and a sub-substrate by using a data transmission line where an address bus and a data bus use a mutually identical signal line, wherein a data access from the main substrate to the sub-substrate comprises a step of informing a start address required for the data access and a step of generating addresses used for the above data access by the sub-substrate based on the above start address and a preset trigger signal.

(57) 要約:

親基板と子基板間を、アドレスパスとデータパスを互いに同一の信 号線を用いたデータ伝送路を用いてデータ送受信を行うデータ転送方 式において、親基板より子基板に対するデータアクセスの際に、デー タアクセスに要する開始アドレスを通知する工程と、子基板にて、上 記データアクセスに用いられるアドレスを、上記開始アドレス及び所 定のトリガ信号に基づき生成する工程と、を備えた。

WO 00/73915 PCT/JP00/03405

### 明 細 書

### データ転送方式

# 5 技術分野

この発明は、少ない信号線によりデータ転送における制御信号間の スキューや反射といった連続データ転送を実行する際に誤動作の原因 となる各種外乱に対して安全にデータ転送を実行することを考慮した 親基板と子基板間のデータ転送に関するものである。

10

20

25

### 背景技術

従来のデータ転送の構成について以下に説明する。

第16図は、データ転送に関するシステム構成を示すシステム構成 図である。

図において、100はデータ転送送信側の親基板、200はデータ転送受信側の子基板、300は親基板100と子基板200とを接続するデータ転送バスである。

なお、子基板 2 0 0 は、子基板 A 2 0 0 a、子基板 B 2 0 0 b・・子基板 N 2 0 0 n の複数がデータ転送バス 3 0 0 を介して親基板 1 0 0 と接続されている。

第17図は、従来の子基板の内部構成を示す図であり、同図において、201はデータ転送バス300のライトタイミング/リードタイミングを示すトリガ信号(TRG)、202はデータ転送バス300の転送中を示すFRAME、203はデータ転送バス300がライト動作を示すWRL、204はデータ転送バス300がリード動作を示すRDL、205はデータ転送バス300の下位2ビットを示す信号

A1:0、206はデータ転送バス300に含まれ、アドレス信号、データ信号を時分割で共有しアドレス15~2、データ15~0を示すマルチプレクスバスA15:2/D15:0、207はマルチプレクスバスをアドレスバスとデータバスに分解するセパレータ、208はデータ転送内容を記憶するメモリ、209はセパレータとメモリ間を接続するアドレスバスMA15:0、210はセパレータとメモリ間を接続するデータバスMD15:0、211はセパレータとメモリ間を接続するメモリ書き込み信号MWRL、212はセパレータとメモリ間を接続するメモリ書き込み信号MWRL、212はセパレータとメモリ間を接続するメモリリード信号MRDLである。

10 第18図は、セパレータ207の内部処理を示すフローチャートである。

セパレータ207は、ステップS201にて、自基板の転送有無を検出するため、FRAME202=LかつA15:0=自アドレスが成立するまで待機する。

15 ステップS201にて本条件が成立すると、データ転送が読み出しか 書き込みかを判断するため、ステップS202にて、WRL=L、R DL=Lのどちらかを検出する。

ここでRDL=Lの時は、ステップS203に移行して読み出し(リード処理)を示し、WRL=Lの時は、ステップS204に移行して書き込み(ライト処理)を示す。

リード処理(ステップS204)またはライト処理(ステップS205)を完了したら、転送完了処理を実行し一連の転送処理を完了する。 一リード処理—

次にリード処理(ステップS203)について、第19図、第20<br/>25 図、第21図を用いて説明する。

第19図は、リード処理における各信号の時系列な動作を示すタイ

20

25

ミングチャートである。

第20図は、従来の親基板のリード処理の一連の流れを示したフローチャートである。

第21図は、従来の子基板のセパレータ部のリード処理の一連の流 れを示したフローチャートである。

親基板は、T41期間のTRG201立上がりにおいて、ステップ S211によりデータ転送の転送中を意味するFRAME202をL にアサイン、読み出し転送を意味するRDLをLにアサイン、信号A 1:0(205)に転送開始アドレスの下位2ビットをアサイン、マ ルチプレクスバスA15:2/D15:0(206)に上位アドレス をアサインする。

一方、子基板はT41期間のTRG201立下がりにおいて、ステップS201処理により自アドレスの転送開始を検出する。

T42期間では親基板はステップS212を実行し、マルチプレク スパスA15:2/D15:0(206)の出力方向を切り替えるため出力を停止すると共にステップS213にてマルチプレクスパスA15:2/D15:0(206)を転送方向を出力から入力に切り替える。

本期間をマルチプレクスバスA 1 5 : 2 / D 1 5 : 0 (206)の 転送方向切替え期間として使用する。

子基板はT42期間のTRG201立下がりで、ステップS231によりA15:2/D15:0(206)の転送方向切替え期間として解釈し、マルチプレクスバスA15:2/D15:0(206)を入力から出力方向に切り替えアドレスサイクルからデータリードサイクルに切替える。

子基板は、T43期間のTRG201立上がりにおいて、ステップ

15

20

25

S 2 3 2 を実行し転送中であることを確認後、ステップS 2 3 3 を実行しMA 1 5:0(209)にT 4 2 期間で親基板から与えられたアドレスA 1 5:2/D 1 5:0(206)とA 1:0(205)を合成したアドレスを出力し、ステップS-2-3-4 によりM-R D L 2 1-2を制御してメモリリードを実行する。

その後、ステップS235によりAD15:2/D15:0にデータ 1を出力する。

親基板は、T43期間のTRG201立下がりにおいて、ステップ S214を実行しデータ1を読み出す。

そして、T44期間のTRG201立上がりにおいて、親基板はステップS215を実行し、A1:0(205)を切替え、下位アドレスA1:0(205)に次アドレスを出力する。

データ2~4に関し、親基板の動作はステップS214及びステップS215と同様であり、子基板の動作はステップS232~S235の一連の処理を繰り返すことにより実現される。

親基板は、T46期間のTRG201立下がりで、ステップS22 0を実行してデータ4を読み出し、その後、ステップS221にてF RAME202=Hを出力してデータ転送の終了を明示する。

子基板は、ステップS232により転送完了を検出しリード処理を完 了する。

### 一ライト処理一

次にライト処理(ステップS204)について、第22図、第23 図、第24図を用いて説明する。

第22図は、ライト処理における各信号の時系列な動作を示すタイ ミングチャートである。

第23図は、親基板のライト処理の一連の流れを示したフローチャ

10

15

20

ートである。

第24図は、子基板のセパレータ部のライト処理の一連の流れを示したフローチャートである。

親基板は、T 5 1 期間のT R G 2 0 1 立上がりにおいて、ステップ S 2 4 1 により転送中を意味するF R A M E 2 0 2 を L にアサイン、 書き込み転送を意味するW R L を L にアサイン、A 1 : 0 (2 0 5) に転送開始アドレスの下位 2 ビットをアサイン、A 1 5 : 2 / D 1 5 : 0 (2 0 6) に上位アドレスをアサインする。

一方、子基板はT51期間のTRG201立下がりにおいて、ステップS201処理により自アドレスの転送開始を検出する。

親基板は、T52期間ではステップS242を実行し、A15:2/D15:0(206)に書き込みデータ1を出力する。

一方、子基板は、T 5 2 期間のT R G 2 0 1 立下がりでステップS 2 6 1 を実行し、転送中であることを確認後、ステップS 2 6 2 に移行する。ステップS 2 6 2 では、M A 1 5 : 0 (2 0 9) に対しA 1 5 : 2 / D 1 5 : 0 (2 0 6) と A 1 : 0 (2 0 5) を合成したアドレス(A 1 5 : 0) を出力する。

そして、ステップS 2 6 3 により、A D 1 5 : 2 / D 1 5 : 0 上のデータを取り込み、ステップS 2 6 4 によりMWRL 2 1 1 を制御してメモリライトを実行する。

親基板は、T 5 3 期間の T R G 2 O 1 立上がりにおいて、ステップ S 2 4 3 を実行し、A 1: O (2 O 5)を切替え、下位アドレス A 1: O (2 O 5)に次アドレスを出力する。

データ 2 ~ 4 に関し、親基板の動作はステップ S 2 4 2 及びステップ S 2 4 3 と同様であり、子基板の動作はステップ S 2 6 1 ~ S 2 6 4 の一連の処理を繰り返すことにより実現される。

親基板は、T56期間のTRG201立上がりで、ステップS25 1を実行しFRAME202=Hを出力してデータ転送の終了を明示する。

---子基板はステップ S 2\_6\_1 により転送完了を検出しライト処理を完了\_\_\_\_ 5 する。

上記のような従来のデータ転送では、連続転送のデータ数が下位アドレスの信号線の数で決定してしまうとともに、より多くの連続転送を実現するためには下位アドレス信号線を追加する必要があり信号線数が増えてしまうのでコスト、部品実装ともに増加傾向になるという問題点があった。

### 発明の開示

10

本発明は、かかる問題点を解決するためになされたもので、少ない信号線で安定して膨大な連続転送を提供することを目的としている。

この目的を達成するために、1つの観点によれば、親基板と子基板間を、アドレスパスとデータパスを互いに同一の信号線を用いたデータ伝送路を用いてデータ送受信を行うデータ転送方式において、親基板より子基板に対するデータアクセスの際に、データアクセスに要する開始アドレスを通知する工程と、子基板にて、上記データアクセスに用いられるアドレスを、上記開始アドレス及び所定のトリガ信号に基づき生成する工程と、を備えた。

特に、データの切り替わりを示すサイクル信号を用いて上記トリガ信号と組み合わせるものである。

また、トリガ信号に基づきアドレスを生成する際に、開始アドレス 25 に対しトリガ信号のタイミングに応じてインクリメントし、アドレス を順次生成するものである。

10

15

20

また、親基板と子基板間を、アドレスバスとデータバスを互いに同一の信号線を用いたデータ伝送路を用いてデータ送受信を行うデータ 転送方式において、親基板より子基板に対するデータアクセスの際に、データアクセスに要する子基板のメモリ開始アドレスを通知する工程と、子基板にて、上記メモリ開始アドレスが自局宛か否かを判断し、自局宛の場合は、上記メモリ開始アドレスに基づき、自局のメモリにアクセスして上記データ伝送路を介しデータ転送を行う工程と、上記メモリ開始アドレスに基づくデータ転送終了後は、子基板にて、上記メモリ開始アドレスをインクリメントし、引き続きデータ転送を行うべきアドレスを生成し、該生成されたアドレスに基づき、自局のメモリにアクセスし、上記データ伝送路を介してデータ転送を行う工程と、を備えたものである。

また、親基板と子基板間を、アドレスパスとデータパスを互いに同一の信号線を用いたデータ伝送路を用いてデータリードを行うデータ転送方式において、データアクセスのタイミングを示すトリガ信号及び上記データ伝送路を介してデータリードに要する開始アドレスを通知する工程と、上記開始アドレスが通知された上記データ伝送路をデータパスとして切換える工程と、上記開始アドレスに基づきメモリにアクセスし、リード結果を上記データ伝送路に送出する工程と、上記トリガ信号のタイミングにより、上記開始アドレスをインクリメントし、該インクリメントしたアドレスに基づき、メモリにアクセスし、リード結果を上記データ伝送路に送出する工程と、を備えたものである。

また、親基板と子基板間を、アドレスバスとデータバスを互いに同
25 一の信号線を用いたデータ伝送路を用いてデータライトを行うデータ
転送方式において、データアクセスのタイミングを示すトリガ信号及

び上記データ伝送路を介してデータライトに要する開始アドレスを通知する工程と、上記開始アドレスが通知された上記データ伝送路をデータバスとして切換え、メモリにライトする所定データを送出する工程と、上記開始アドレスに基づきメモリにアクセスし、上記所定データをメモリにライトする工程と、上記トリガ信号のタイミングにより、上記開始アドレスをインクリメントし、該インクリメントしたアドレスに基づき、メモリにアクセスし、上記データ伝送路を介して送出される上記所定データをメモリに順次ライトする工程と、を備えたものである。

10

### 図面の簡単な説明

第1図は、実施の形態1のデータ転送に関するシステム構成を示す システム構成図である。

第2図は、子基板の内部構成を示す図である。

15 第3図は、リード処理における各信号の時系列な動作を示すタイミングチャートである。

第4図は、親基板のリード処理の一連の流れを示したフローチャートである。

第5図は、子基板のリード処理の流れを示したフローチャートであ 20 る。

第6図は、ライト処理における各信号の時系列な動作を示すタイミングチャートである。

第7図は、親基板のライト処理の流れを示したフローチャートである。

25 第8図は、子基板のライト処理の流れを示したフローチャートである。

第9図は、実施の形態2の子基板の内部構成を示す図である。

第10図は、リード処理における各信号の時系列な動作を示すタイミングチャートである。

第11図は、親基板のリード処理の一連の流れを示したフローチャ5 ートである。

第12図は、子基板のリード処理の流れを示したフローチャートである。

第13図は、ライト処理における各信号の時系列な動作を示すタイ ミングチャートである。

10 第14図は、親基板のライト処理の一連の流れを示したフローチャートである。

第15図は、子基板のライト処理の流れを示したフローチャートである。

第17図は、従来の子基板の内部構成を示す図である。

第18図は、セパレータの内部処理を示すフローチャートである。

第19図は、従来のリード処理における各信号の時系列な動作を示すタイミングチャートである。

第20図は、従来の親基板のリード処理の一連の流れを示したフローチャートである。

第21図は、従来の子基板のリード処理の一連の流れを示したフローチャートである。

第22図は、従来のライト処理における各信号の時系列な動作を示 25 すタイミングチャートである。

第23図は、従来の親基板のライト処理の一連の流れを示したフロ

ーチャートである。

第24図は、従来の子基板のライト処理の一連の流れを示したフローチャートである。

# 5 発明を実施するための最良の形態

次に、本発明について、以下の通り、実施の形態を説明する。 実施の形態 1.

まず、実施の形態1の構成について以下に説明する。

第1図は、データ転送に関するシステム構成を示すシステム構成図 10 である。

図において、1はデータ転送送信側の親基板、2はデータ転送受信側の子基板、3は親基板1と子基板2とを接続するデータ転送バスである。

なお、子基板 2 は、子基板 A 2 a、子基板 B 2 b・・子基板 N 2 nの15複数がデータ転送バス 3 を介して親基板 1 と接続されている。

第2図は、本実施形態における子基板の内部構成を示す図である。

図において、21はデータ転送バス3のライトタイミング/リードタイミングを示すTRGであり、親基板1において内部クロック(CLK)20の立ち上がりに応じて生成されている。

- 2022はデータ転送バス3の転送中を示すFRAME、23データ転送バス3がライト動作を示すWRL、24はデータ転送バス3がリード動作を示すRDLである。なお、FRAME22、WRL23、RDL24も同様に親基板1において内部クロック(CLK)20の立ち上がりに応じて生成されている。
- 25 25はアドレス信号とデータ信号を時分割で共有するマルチプレクス パス A 1 5 : 0 / D 1 5 : 0 、 2 6 は本実施形態 1 を実現するセパレ

15

25

ータであり、TRG21に合わせてアドレス、アイドル(転送方向切替え等)、データ送受信それぞれのステータスを示す信号を作り、信号を切換えるものである。

27はデータを記憶するメモリであり、例えば、子基板 A は「000 5 ~1 F F 」、子基板 B は「200~3 F F 」といったように、システ ム内で一意のメモリ空間が決められている。

28はセパレータ26とメモリ27間を接続するアドレスバスMA15:0、29はセパレータ26とメモリ27間を接続するデータバスMD15:0、30はセパレータ26とメモリ27間を接続するメモリ書き込み信号MWRL、31はセパレータ26とメモリ27間を接続するメモリリード信号MRDLである。

セパレータ26は、自基板の転送有無を検出するため、FRAME 22=LかつA15:0=自アドレスが成立するまで待機し、本条件 が成立すると、データ転送が読み出しか書き込みかを判断するため、 WRL=L(書き込み)、RDL=L(読み出し)のどちらかを検出 する。

RDL=Lの時はリード処理を実施し、WRL=Lの時はライト処理を実行する。

そして、リード処理またはライト処理を完了したら、転送完了処理を 20 実行し一連の転送処理を完了する。

### 一リード処理一

次に、リード処理に関して第3図、第4図、第5図により説明する。 第3図は、本実施の形態でのリード処理における各信号の時系列な 動作を示すタイミングチャートである。

第4図は、本実施の形態での親基板のリード処理の流れを示したフ

ローチャートである。

第5図は、本実施の形態での子基板のリード処理の一連の流れを示したフローチャートである。

### < T 1 期間>

- 5 親基板は、リード処理が必要となると、T1期間にてステップS1により、CLK20の立ち上がりに伴い、転送中を意味するFRAME22をLにアサイン、読み出し転送を意味するRDL24をLにアサイン、マルチプレクスパスA15:0/D15:0(25)に転送開始アドレスをアサインする。
- 10 そして、ステップS2にて、前述各信号を出力した親基板はTRG21を立ち下げる。
  - 一方、子基板は、A 1 5:0 = 自アドレスの成立による自局へのリード処理を検出すると、T 1 期間のT R G 2 1 立下り時点で、ステップS 3 1 によりM A 1 5:0 に転送開始アドレスがアサインされたマルチプレクスバス A 1 5:0 / D 1 5:0 (2 5)の内容を転送、保持しメモリ 2 7 のアドレスを確定する。

その後、親基板はCLK20の立ち上がりにより、ステップS3でTRG21を立ち上げる。

#### < T 2 期間>

15

T 2 期間では、親基板においてステップS 4 にて出力方向を切り替えるためC L K 2 0 の立ち上がりによりアドレス出力を停止し、その後ステップS 5 で転送方向を出力から入力に切り替え、ステップS 6 にてT R G 2 1 立ち下げる。

そして、ステップS7にてTRG21を立ちあげる

25 子基板においては、TRG21立下がりで、ステップS32により マルチプレクスパスA15:0/D15:0(25)の転送方向切替 え期間として解釈し、セパレータ 2 6 によりマルチプレクスバス A 1 5 : 0 / D 1 5 : 0 (25)を入力から出力方向に切り替えアドレスサイクルからデータリードサイクルに切替える。

### < T 3期間>

5 T 3 期間で親基板は、リードデータを子基板に要求するため、ステップS 8 により T R G 2 1 を立ち下げる。

子基板はステップS33を実行し、転送中であることを確認すると共に、ステップS34でTRG21の立下がりを検出する。

TRG21を検出した子基板は、ステップS35により、MA15:

0(28)を介してメモリ27に親基板から指定された開始アドレスを出力し、ステップS36でMRDL31を操作してメモリリードを実行しする。

その後、ステップS37によりA15:0 / D 1 5 : 0 (25) にデータ1を出力する。

15 親基板は、読み出しタイミングを子基板に知らせるため、ステップ S9にてTRG21を立ち上げると同時に、ステップS10を実行し、 A15:0/D15:0(25)のデータ1を取り込みリード処理を 実行する。

子基板は、TRG21の立上がりにより(ステップS38)、ステ 20 ップS39を実行し、A15:0/D15:0(25)への出力停止 し、その後、ステップS40により次転送用アドレス作成の準備を行 うべく、インクリメントした値を求める。

### < T 4 期間>

T 4 期間で親基板は、ステップ S 1 1 を実施し、 T R G 2 1 を立ち 25 下げる。

子基板は、ステップS33を実行し転送中であることを確認すると共

15

に、ステップS34でTRG21の立下がりを検出する。

TRG21を検出した子基板は、ステップS35によりメモリ27に、 親基板から指定された開始アドレスとステップS40で準備したイン クリメント値加算結果(TRG21の立ち下がりに応じてインクリメ

5 ントしたアドレス)を次転送用アドレスとし、MA15:0(28) に出力し、ステップS36に移行する。

ここで、転送開始アドレスをインクリメントすることにより得られる次転送用アドレスとしては、転送開始アドレスが「000」なら、次転送用アドレスが「001」となり、その次の次転送用アドレスが「001に+2を行った「002」となるように連続して生成される。

ステップS36では、メモリリードを実行し、ステップS37により A15:0/D15:0(25)にデータ2を出力する。

親基板はステップ S 1 2 により T R G 2 1 を立ち上げると同時に、ステップ S 1 3 を実行し、A 1 5 : O / D 1 5 : O (2 5) のデータ 2 を取り込みリード処理を実行する。

子基板は、TRG21の立上がりにより、ステップS39を実行し、A15:0/D15:0(25)への出力停止し、ステップS40により次転送用アドレスの準備を実行する。

### < T 5 期間>

20 T 5 期間で親基板は、子基板にデータ 3 を要求するため、ステップ S 1 4 により T R G 2 1 を立ち下げる。

子基板は、ステップS33を実行し、転送中であることを確認すると 共に、ステップS34でTRG21の立下がりを検出する。

TRG21を検出した子基板は、ステップS35によりメモリに親基 25 板から指定された開始アドレスと、ステップS40で準備したインク リメント値との加算結果を次転送アドレスとして出力し、ステップS

36でメモリリードを実行し、ステップS37によりA15:0/D 15:0(25)にデータ3を出力する。

親基板は、ステップS 1 5 により T R G 2 1 を立ち上げると同時に、ステップS 1 6 を実行し、A 1 5 : 0 / D 1 5 : 0 (25) のデータ 3 を取り込みリード処理を実行する。

子基板は、TRG21の立上がりにより、ステップS39を実行し、A15:0/D15:0(25)への出力停止し、ステップS40により次転送用アドレスの準備を実行する。

### < T 6 期間>

10 T 6 期間で親基板は、子基板にデータ 4 を要求するため、ステップ S 1 7 により T R G 2 1 を立ち下げる。

子基板は、ステップS33を実行し転送中であることを確認すると共に、ステップS34でTRG21の立下がりを検出する。

TRG21を検出した子基板は、ステップS35によりメモリに親基 板から指定された開始アドレスと、ステップS40で準備したインクリメント値と加算結果を次転送アドレスとして出力し、ステップS36に移行する。ステップS36では、メモリリードを実行し、ステップS37によりA15:0/D15:0(25)にデータ4を出力する。

親基板は、ステップS18によりTRG21を立ち上げると同時に、ステップS19を実行し、A15:0/D15:0(25)のデータ4を取り込みリード処理を実行する。

子基板は、TRG21の立上がりにより、ステップS39を実行し、A15:0/D15:0(25)への出力停止し、ステップS40により次転送用アドレスの準備を実行する。

<T7期間>

25

親基板は、転送終了を指示するため、ステップS20実行しFRAME22とRDL24をHにアサインする。

子基板は、ステップS33でFRAME22=Hを検出し、リード処理を完了する。

5

25

### 一ライト処理一

次にライト処理について第6図、第7図、第8図を用いて説明する。 第6図は、ライト処理における各信号の時系列な動作を示すタイミ ングチャートである。

10 第7図は、親基板のライト処理の一連の流れを示したフローチャートである。

第8図は、子基板のライト処理の一連の流れを示したフローチャートである。

## < T 1 1 期間>

- 15 親基板は、リード処理が必要となると、T11期間にてステップ 4 S 1 によりCLK20の立ち上がりに伴い、転送中を意味するFR AME22をLにアサイン、書き込み転送を意味するWRL23をL にアサイン、マルチプレクスパスA15:0/D15:0(25)に 転送開始アドレスをアサインする。
- 20 そして、ステップS42にて、前述各信号を出力した親基板はTRG 21を立ち下げる。
  - 一方、子基板はA 1 5:0 = 自アドレスの成立による自局へのライト処理を検出すると、T 1 1期間のT R G 2 1立下り時点で、ステップS 6 1によりM A 1 5:0 に転送開始アドレスがアサインされたマルチプレクスバス A 1 5:0 / D 1 5:0 (25)の内容を転送、保持しメモリのアドレスを確定する。

その後、親基板はステップS43によりTRG21を立ち上げる。

### < T 1 2 期間>

T 1 2 期間で親基板は、ステップ <math>S 4 4 を実行しライトデータ 1 を マルチプレクスパス A 1 5 : 0 / D 1 5 : 0 (25) に出力する。

5 そして、親基板は子基板にデータの送出を知らせるため、ステップS 45によりTRG21を立ち下げる。

この時点で子基板は、ステップS62により転送中であることを確認するとともに、ステップS63によりTRG21が立ち下がったことを検出する。

10そして、ステップS64によりメモリにMA15:0(28)経由で親基板の要求アドレスを出力する。

親基板は子基板にデータの取り込みを知らせるため、ステップS46によりTRG21を立ち上げ、子基板に対するデータ1のライトを要求する。

子基板ではTRG21の立上がりをステップS65で検出し、ステップS66を実行し、セパレータ26によりライトデータ1をMD15: 0(29)に出力し、ステップS67によりメモリにライトを実行する。

その後、次アドレスの準備をするためステップS68にて、インクリメントした値を求めステップS62へ戻る。

### < T 1 3 期間>

20

25

T 1 3 期間で親基板はステップ <math>S 4 7 を実行し、ライトデータ 2 をマルチプレクスパス A 15:0/D 15:0(25) に出力する。

親基板は子基板にデータの送出を知らせるため、ステップS48によりTRG21を立ち下げる。

この時点で子基板はステップS62、S63によりTRG21が立ち

下がったことを検出し、ステップS64によりメモリにMA15:0(28)経由で親基板の転送開始アドレスとステップS68で準備したインクリメント値との加算値(TRG21の立ち下がりに応じてインクリメントしたアドレス)を次転送用アドレスとし、MA15:〇(28)に出力し、ステップS65に移行する。

ここで、転送開始アドレスをインクリメントすることにより得られる次転送用アドレスとしては、転送開始アドレスが「000」なら、次転送用アドレスが「001」となり、その次の次転送用アドレスが「000」に+2を行った「002」となるように連続して生成される。

10

5

親基板は子基板にデータの取り込みを知らせるためステップS49によりTRG21を立ち上げ、子基板に対するデータ2のライトを要求する。

子基板ではTRG21の立上がりをステップS65で検出し、ステップS66を実行しライトデータ2をMD15:0(29)に出力し、ステップS67によりメモリにライトを実行する。

その後、次アドレスの準備をするためステップS68を実行してステップS62へ戻る。

#### < T 1 4 期間>

T = 14期間で親基板はステップ S = 50を実行し、ライトデータ 3 を マルチプレクスパス A = 15 :  $0 \neq 0$  15 : 0 : 0 :

親基板は子基板にデータの送出を知らせるため、ステップS51によりTRG21を立ち下げる。

この時点で子基板はステップS62、S63によりTRG21が立ち 25 下がったことを検出し、ステップS64によりメモリにMA15:0 (28)経由で親基板の要求アドレスとステップS68で準備したィ ンクリメント値との加算値を次転送アドレスとして出力する。

親基板は子基板にデータの取り込みを知らせるためステップS52によりTRG21を立ち上げ、子基板に対するデータ3のライトを要求する。

子基板ではTRG21の立上がりをステップS65で検出し、ステップS66を実行しライトデータ3をMD15:0(29)に出力し、ステップS67によりメモリにライトを実行する。

その後、次アドレスの準備をするため、ステップS68を実行してステップS62へ戻る。

10 < T 1 5 期間>

T 1 5 期間で親基板はステップ <math>S 5 3 を実行し、ライトデータ 4 をマルチプレクスパス A 1 5 : 0 / D 1 5 : 0 (25) に出力する。

親基板は子基板にデータの送出を知らせるため、ステップS 5 4 によりTRG 2 1 を立ち下げる。

2の時点で子基板はステップS62、S63によりTRG21が立ち下がったことを検出し、ステップS64によりメモリにMA15:0(28)経由で親基板の要求アドレスとステップS68で準備したインクリメント値との加算値を次アドレスとして出力する。

親基板は子基板にデータの取り込みを知らせるため、ステップS 5 4 20 によりTRG 2 1 を立ち上げ、子基板に対するデータ 4 のライトを要求する。

子基板ではTRG21の立上がりをステップS65で検出し、ステップS66を実行しライトデータ4をMD15:〇(29)に出力し、ステップS67によりメモリにライトを実行する。

25 その後、次アドレスの準備をするためステップ S 6 8 を実行してステ ・ップ S 6 2 へ戻る。

15

親基板はTRG21立ち上げ後、ステップS56によりデータ出力を停止し、ステップS57によりFRAME22とWRL23をHにし、ライト転送の完了をする。

- - 子基板ではステップ S 6 2 でライト転送の完了を検出しライト処理 5 を完了する。

この実施の形態1では、TRG21の立下がりエッジを使用して子 基板のセパレータ26でMA15:0(28)を生成する。

そのため、親局からバスを介してリードライトのためのアドレスを処理の度に送信する必要がなく、下位アドレスの削減を実現しかつ少ない信号線で大量の連続転送が実現できる効果を奏する。

また、従来、アドレス信号の送出に使用していたバスの部分を削減でき、回路実装が簡略ができ、製造コスト、バス基板の小型軽量化が図る事ができる。

つまり、本実施の形態によればデータ転送において信号線を減らしな がらも安定した転送を実現できる。

また、本実施の形態のTRG21とアドレス/データバスは位相管理されておりデータアドレスの切り替わりに所定のマージンを持っているので、データの取りこぼしが少ない。

# 20 実施の形態 2.

実施形態2のシステム構成は、第1図で示したシステム構成と同一である。

第9図は、実施の形態2の子基板の内部構成を示す図である。

図において、21はデータ転送パス3のライトタイミング/リードタ 125 イミングを示すトリガ信号 (TRG)であり、親基板内で内部クロック 20の立ち上がりに応じて、立ち下がり/立ち上がり/立ち上がりの

10

継続といった位相を持った状態で生成されている。

22はデータ転送バス3の転送中を示すFRAME、23データ転送 バス3がライト動作を示すWRL、24はデータ転送バス3がリード 動作を示すRDL、25はアドレス信号とデータ信号を時分割で共有 するマルチプレクスバス A 1 5 : 0 / D 1 5 : 0 、 2 6 A は本実施形 態2を実現するセパレータであり、TRG21に合わせてアドレス、 アイドル(転送方向切替え等)、データ送受信それぞれのステータス を示す信号を作り、信号を切換えるものである。

27はデータ転送内容を記憶するメモリ、28はセパレータ26Aと メモリ27間を接続するアドレスバスMA15:0、29はセパレー タ26Aとメモリ27間を接続するデータバスMD15:0、30は セパレータ26Aとメモリ27間を接続するメモリ書き込み信号MW RL、31はセパレータ26Aとメモリ27間を接続するメモリリー ド信号MRDL、32はCLK20の立ち上がりを3回カウントしト グルするサイクル信号としてのPHASE信号である。 15

セパレータ26Aは、自基板の転送有無を検出するため、FRAM E 2 2 = L かつ A 1 5 : 0 = 自アドレスが成立するまで待機し、本条 件が成立すると、データ転送が読み出しか書き込みかを判断するため、 WRL=L(書き込み)、RDL=L(読み出し)のどちらかを検出 する。

RDL=Lの時はリード処理を実施し、WRL=Lの時はライト処 理を実行する。

そして、リード処理またはライト処理を完了したら、転送完了処理を 実行し一連の転送処理を完了する。

25

20

次に、リード処理に関して第10図、第11図、第12図により説明する。

第10図は、本実施の形態でのリード処理における各信号の時系列 な動作を示すタイミングチャートである。

5 第11図は、本実施の形態での親基板のリード処理の流れを示した フローチャートである。

第12図は、本実施の形態での子基板のセパレータのリード処理の 一連の流れを示したフローチャートである。

### < T 2 1 期間>

- 10 親基板は、リード処理が必要となると、T21期間にてステップS 71により、CLK20の立ち上がりに伴い、転送中を意味するFR AME22をLにアサイン、読み出し転送を意味するRDL24をL にアサイン、マルチプレクスバスA15:0/D15:0(25)に 転送開始アドレスをアサインする。
- 15さらに一回目のTRG21を示すPHASE32をLにアサインする。一方、子基板はA15:0=自アドレスの成立による自局へのリード処理を検出すると、T21期間のTRG21立下り時点で、ステップS81によりMA15:0(28)にA15:0/D15:0(25)の内容を転送し、メモリのアドレスを確定する。
- **20** その後、親基板はTRG21を立ち上げる。

#### < T 2 2 期間>

25

T22期間では、親基板ではステップS72を実行してアドレスの出力を停止すると共に2回目のTRG21発生を示すため、PHASE32をLからHヘトグルし、転送方向を出力から入力に切り替え、その後、TRG21を立ちあげる。

子基板では、ステップS82を実行し、AD15:0/D15:0

の転送方向を切替える。

### < T 2 3 期間>

20

25

T23期間では、親基板がPHASE32をトグルしTRG21を立ち下げる。

5 一方、子基板は、ステップS83を実行し、転送中であることを確認 すると共に、ステップS84でPHASE32がトグルしたことを確 認すると共にTRG21の立下がりを検出する。

本処理によりPHASE32がトグルしてTRG21が立ち下がるまで次の処理へは移行しない。

10 TRG21の立ち下がりを検出した子基板は、ステップS85により メモリに親基板から指定された開始アドレスを出力し、ステップS8 6でMRDL31を操作しメモリリードを実行し、ステップS87に よりA15:0/D15:0(25)にデータ1を出力する。

親基板は、TRG21を立ち上げると同時に、ステップS74のA 15:0/D15:0(25)のデータ1を取り込みリード処理を実 行する。

子基板はPHASE32が自身の立下がり時から変わっていないこととTRG21の立上がりにより、ステップS89を実行しA15:0/D15:0(25)へのデータ出力停止し、ステップS90により次転送用アドレスの準備をすべく、インクリメント値を求める。

ここでTRG21にノイズが重畳されTRG21が立ち下がってもPHASE32がトグルしていないので、子基板はステップS84を通過できず、次のデータを誤出力することはない。逆にPHASE32にノイズが重畳してもTRG21が立ち下がらなければ子基板は、ステップS84を処理しないので同様にステップS84を通過できず、

ノイズに対して次の動作を実行しない。

### < T 2 4 期間>

T24期間で親基板は、PHASE32をトグルしTRG21を立ち下げる。

TRG21を検出した子基板は、ステップS85によりメモリに親基板から指定された開始アドレスと、ステップS90で準備したインクリメント値との加算結果を次転送用アドレスとして出力し、ステップS86でメモリリードを実行し、ステップS87によりA15:0/D15:0(25)にデータ2を出力する。

親基板はTRG21を立ち上げると同時にステップS75を実行し、A15:0/D15:0(25)のデータ2を取り込みリード処理を実行する。

子基板はPHASE32が自身の立下がり時から変わっていないこととTRG21の立上がりによりステップS89を実行しA15:0/ D15:0(25)への出力停止し、ステップS90により次転送用アドレスの準備を実行する。

### < T 2 5 期間>

20 T 2 5 期間で親基板は、P H A S E 3 2 を ト グル し T R G 2 1 を 立 ち 下 げ る。子基板はステップ S 8 3 を 実行 し、転送中であることを 確 認すると共に、ステップ S 8 4 で P H A S E 3 2 が ト グル したことを 確認すると共に T R G 2 1 の 立下 が り を 検出する。

TRG21を検出した子基板は、ステップS85によりメモリに親基 25 板から指定された開始アドレスと、ステップS90で準備したインク リメント値との加算結果を次転送アドレスとして出力し、ステップS

8 6 でメモリリードを実行し、ステップ S 8 7 により A 1 5 : 0 / D 1 5 : 0 (2 5) にデータ 3 を出力する。

親基板はTRG21を立ち上げると同時にステップS76を実行し、A15:0/D15:0(25)のデータ3を取り込みリード処理を実行する。

子基板はPHASE32が自身の立下がり時から変わっていないこととTRG21の立上がりによりステップS89を実行しA15:0/D15:0(25)への出力停止し、ステップS90により次転送用アドレスの準備を実行する。

10 < T 2 6 期間>

T26期間で親基板は、PHASE32をトグルしTRG21を立ち下げる。子基板はステップS83を実行し、転送中であることを確認すると共に、ステップS84でPHASE32がトグルしたことを確認すると共にTRG21の立下がりを検出する。

- TRG21を検出した子基板は、ステップS84によりメモリに親基板から指定された開始アドレスと、ステップS90で準備したインクリメント値との加算結果を次転送アドレスとして出力し、ステップS86でメモリリードを実行し、ステップS87によりA15:0/D15:0(25)にデータ4を出力する。
- 20 親基板はTRG21を立ち上げると同時にステップS77を実行し A15:0/D15:0(25)のデータ4を取り込みリード処理を 実行する。

子基板はPHASE32が自身の立下がり時から変わっていないこととTRG21の立上がりによりステップS89を実行しA15:0

/ D15:0(25)への出力停止し、ステップS90により次転送用アドレスの準備を実行する。

### < T 2 7 期間>

親基板は転送終了を指示するためステップS78を実行し、FRAME22とRDL24とPHASE32をHにアサインする。

<u>子基板はステップS83でFRAME22=Hを検出し、リード処</u> 5 理を完了する。

### ―ライト処理―

次にライト処理について第13図、第14図、第15図を用いて説明する。

10 第13図は、ライト処理における各信号の時系列な動作を示すタイ ミングチャートである。

第14図は、親基板のライト処理の一連の流れを示したフローチャートである。

第15図は、子基板のライト処理の流れを示したフローチャートで 15 ある。

### < T 3 1 期間>

20

親基板は、ライト処理が必要となると、T31期間にてステップS91により、CLK20の立ち上がりに伴い、転送中を意味するFRAME22をLにアサイン、書き込み転送を意味するWRL23をLにアサイン、マルチプレクスパスA15:0/D15:0(25)に開始アドレスをアサインすると共に、一回目のTRG21を示すPHASE32をLにアサインする。

そして、前述各信号を出力した親基板はTRG21を立ち下げる。

一方、子基板はA 1 5 : 0 = 自アドレスの成立による自局へのライ 25 ト転送を検出し、ステップ S 1 0 1 により M A 1 5 : 0 に転送開始ア ドレスがアサインされたマルチプレクスバス A 1 5 : 0 / D 1 5 : 0

(25)の内容を転送、保持しメモリのアドレスを確定する。 その後、親基板はTRG21を立ち上げる。

### < T 3 2 期間>

T 3 2 期間で親基板は、ステップS 9 2 を実行し、P H A S E 3 2 をトグルするとともにライトデータ1をA 1 5 : 0 / D 1 5 : 0 (2 5)に出力する。

そして、親基板は子基板にデータの送出を知らせるため、引き続きTRG21を立ち下げる。

子基板は、ステップS102により転送中であることを確認するとと 10 もに、ステップS103によりPHASE32がトグルし、TRG2 1が立ち下がったことを検出し、ステップS104によりメモリにM A15:0(28)経由で親基板の要求アドレスを出力する。

親基板は次にTRG21を立ち上げ、子基板に対するデータ1のライトを要求する。

子基板ではPHASE32がTRG21の立下がり時から変化していなくかつTRG21の立上がりをステップS105で検出し、ステップS106を実行しライトデータ1をMD15:0に出力し、ステップS107によりMWRL30を操作しメモリにライトを実行する。その後、ステップS108にて、次アドレスの準備をすべくインクリメント値を求め、ステップS102へ戻る。

ここでTRG21にノイズが重畳されTRG21が立ち下がっても PHASE32がトグルしていないので子基板は、ステップS103 を通過できず次のアドレスに誤ってデータを書き込むことは無い。逆 にPHASE32にノイズが重畳してもTRG21が立ち下がらなけ れば子基板は、ステップS103を処理しないので、子基板はステップS104以降の動作を実行しない。

20

# < T 3 3 期間>

T 3 3 期間で親基板は、ステップS 9 3 を実行し、P H A S E 3 2 をトグルするとともにライトデータ 2 を A 1 5 : 0 / D 1 5 : 0 (2 5) に出力する。\_\_\_\_\_\_

5 そして、親基板は子基板にデータの送出を知らせるため、親基板は引き続きTRG21を立ち下げる。

この時点で子基板は、ステップS102により転送中であることを確認するとともに、ステップS103によりPHASE32がトグルしてRG21が立ち下がったことを検出し、ステップS104によりメモリにMA15:0(28)経由で親基板の転送開始アドレスとステップS108で準備したインクリメント値の加算値を次転送アドレスとして出力する。

親基板は次にTRG21を立ち上げ、子基板に対するデータ2のライトを要求する。

7基板ではPHASE32がTRG21の立下がり時から変化していなくかつTRG21の立上がりをステップS105で検出し、ステップS106を実行しライトデータ2をMD15:0に出力し、ステップS107によりメモリにライトを実行する。

その後、次アドレスの準備をするためステップ S 1 0 8 を実行し、ステップ S 1 0 2 へ戻る。

### < T 3 4 期間>

T34期間で親基板は、ステップS94を実行し、PHASE32 をトグルするとともにライトデータ3をA15:0/D15:0(2 5)に出力する。

25 そして、親基板は子基板にデータの送出を知らせるため、引き続き T RG21を立ち下げる。

20

25

この時点で子基板は、ステップS102により転送中であることを確認するとともに、ステップS103によりPHASE32がトグルしTRG21が立ち下がったことを検出し、ステップS104によりメモリにMA15:0(28)経由で親基板の転送開始アドレスと、ステップS108で準備したインクリメント値との加算値を次転送アドレスとして出力する。

親基板は次にTRG21を立ち上げ子基板に対するデータ3のライトを要求する。

子基板ではPHASE32がTRG21の立下がり時から変化していなくかつTRG21の立上がりをステップS105で検出し、ステップS106を実行し、ライトデータ3をMD15:0に出力し、ステップS107によりメモリにライトを実行する。

その後次アドレスの準備をするためステップS108を実行し、ステップS102へ戻る。

15 < T 3 5 期間>

T35期間で親基板は、ステップS95を実行し、PHASE32をトグルするとともにライトデータ2をA15:0/D15:0(25)に出力する。

そして、親基板は子基板にデータの送出を知らせるため、親基板は引き続きTRG21を立ち下げる。

この時点で子基板は、ステップS102により転送中であることを確認するとともに、ステップS103によりPHASE32がトグルしTRG21が立ち下がったことを検出し、ステップS104によりメモリにMA15:0(28)経由で親基板の転送開始アドレスとステップS108で準備したインクリメント値との加算値を次転送アドレスとして出力する。

親基板は次にTRG21を立ち上げ、子基板に対するデータ2のライトを要求する。

子基板ではPHASE32がTRG21の立下がり時から変化していなくかつTRG21の立上がりをステップS105で検出し、ステップS106を実行しライトデータ2をMD15:0に出力し、ステップS107によりメモリにライトを実行する。

その後、次アドレスの準備をするためステップS108を実行し、ステップS102へ戻る。

親基板はTRG21立ち上げ後、ステップS96によりPHASE 32とデータ出力を停止し、ステップS97によりFRAME22と WRL23、PHASE32をHにし、ライト転送処理を完了する。

子基板ではステップS102でライト転送の完了を検出し、ライト 処理を完了する。

この実施の形態 2 は、TRG 2 1 の立下がり、立上がり検出時にPHASE 3 2 のトグル状態と組み合わせて検出するので、上述した実施の形態 1 の効果に加え、TRG 2 1 にクロストークや反射など外乱が発生しても子基板のセパレータ 2 6 A でのMA15: 0 生成に対する誤動作を防ぐことができ少ない信号線で大量の連続したデータ転送を外乱に対して安定に実行することができる。

20

25

15

5

### 産業上の利用可能性

以上のように、本発明にかかるデータ転送方法は、少ない信号線によりスキューや反射といった連続データ転送を実行する際に誤動作の原因となる各種外乱に対して安全にデータ転送を実行するデータ転送 において用いられるのに適している。

20

25

### 請求の範囲

1. 親基板と子基板間を、アドレスバスとデータバスを互いに同一 の信号線を用いたデータ伝送路を用いてデータ送受信を行うデータ転 送方式において、

親基板より子基板に対するデータアクセスの際に、データアクセス に要する開始アドレスを通知する工程と、

子基板にて、上記データアクセスに用いられるアドレスを、上記開 10 始アドレス及び所定のトリガ信号に基づき生成する工程と、 を備えたデータ転送方式。

- 2. データの切り替わりを示すサイクル信号を用いて上記トリガ信号と組み合わせることを特徴とする請求の範囲1に記載のデータ転送方式。
- 3. トリガ信号に基づきアドレスを生成する際に、開始アドレスに対しトリガ信号のタイミングに応じてインクリメントし、アドレスを順次生成することを特徴とする請求の範囲1に記載のデータ転送方式。

4. 親基板と子基板間を、アドレスバスとデータバスを互いに同一の信号線を用いたデータ伝送路を用いてデータ送受信を行うデータ転送方式において、

親基板より子基板に対するデータアクセスの際に、データアクセス に要する子基板のメモリ開始アドレスを通知する工程と、

子基板にて、上記メモリ開始アドレスが自局宛か否かを判断し、自

程と、

5

25

局宛の場合は、上記メモリ開始アドレスに基づき、自局のメモリにアクセスして上記データ伝送路を介しデータ転送を行う工程と、

上記メモリ開始アドレスに基づくデータ転送終了後は、子基板にて、 上記メモリ開始アドレスをインクリメントし、引き続きデータ転送を 行うべきアドレスを生成し、該生成されたアドレスに基づき、自局の メモリにアクセスし、上記データ伝送路を介してデータ転送を行うエ

を備えたデータ転送方式。

- 5. データの切り替わりを示すサイクル信号を用いて上記トリガ信号と組み合わせることを特徴とする請求の範囲4に記載のデータ転送方式。
- 6. 親基板と子基板間を、アドレスバスとデータバスを互いに同一 の信号線を用いたデータ伝送路を用いてデータリードを行うデータ転 送方式において、

データアクセスのタイミングを示すトリガ信号及び上記データ伝送 路を介してデータリードに要する開始アドレスを通知する工程と、

上記開始アドレスが通知された上記データ伝送路をデータバスとし 20 て切換える工程と、

上記開始アドレスに基づきメモリにアクセスし、リード結果を上記 データ伝送路に送出する工程と、

上記トリガ信号のタイミングにより、上記開始アドレスをインクリメントし、該インクリメントしたアドレスに基づき、メモリにアクセスし、リード結果を上記データ伝送路に送出する工程と、 を備えたデータ転送方式。 7. データの切り替わりを示すサイクル信号を用いて上記トリガ信号と組み合わせることを特徴とする請求の範囲 6 に記載のデータ転送方式。

5

10

8. 親基板と子基板間を、アドレスバスとデータバスを互いに同一の信号線を用いたデータ伝送路を用いてデータライトを行うデータ転送方式において、

データアクセスのタイミングを示すトリガ信号及び上記データ伝送 路を介してデータライトに要する開始アドレスを通知する工程と、

上記開始アドレスが通知された上記データ伝送路をデータバスとして切換え、メモリにライトする所定データを送出する工程と、


上記開始アドレスに基づきメモリにアクセスし、上記所定データを メモリにライトする工程と、

15 上記トリガ信号のタイミングにより、上記開始アドレスをインクリメントし、該インクリメントしたアドレスに基づき、メモリにアクセスし、上記データ伝送路を介して送出される上記所定データをメモリに順次ライトする工程と、

を備えたデータ転送方式。


20

9. データの切り替わりを示すサイクル信号を用いて上記トリガ信号と組み合わせることを特徴とする請求の範囲8に記載のデータ転送方式。



1/24


第1図




THIS PAGE BLANK (USPTO)

2/24


第2図






3/24


第3図



THIS PAGE BLANK (USPTO)	


4/24





5/24


第5図




THIS PAGE BLANK (USPTO)

6/24


第6図






7/24


第7図





8/24


第8図




THIS PAGE BLANK (USPTO)

9/24


第9図






10/24


第10図






11/24


第11図






12/24


第12図






13/24


第13図






14/24


第14図






15/24


第15図






16/24


第16図






17/24


第17図






18/24


第18図






19/24


第19図






20/24


第20図





21/24


第21図




		····	<del></del>
THIS PAGE BL	ANK (ušpio)		
			·
	'n		

22/24


第22図





23/24


第23図



THIS PAGE BLANK (USPTO)

24/24

第24図



THIS PAGE BLANK (USPIG)



International application No.

PCT/JP00/03405

		<u>.                                    </u>				
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> G06F13/36, G06F13/38						
According to International Patent Classification (IPC) or to both national classification and IPC						
	SSEARCHED					
Minimum documentation searched (classification system followed by classification symbols)  Int.Cl <sup>7</sup> G06F13/36, G06F13/38, G06F13/16, G06F1/18						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Jitsuyo Shinan Toroku Koho 1996-2000 Kokai Jitsuyo Shinan Koho 1971-2000 Toroku Jitsuyo Shinan Koho 1994-2000						
Electronic d	ata base consulted during the international search (name	e of data base and, where practicable, sea	rch terms used)			
C. DOCUI	MENTS CONSIDERED TO BE RELEVANT					
Category*	y* Citation of document, with indication, where appropriate, of the relevant passages		Relevant to claim No.			
Y	JP, 1-145754, A (Ricoh Company, 07 June, 1989 (07.06.89) (Fam.	1-9				
Y	JP, 5-303540, A (Fuji Xerox Co. 16 November, 1993 (16.11.93)	1-9				
Y	<pre>JP, 5-265945, A (Fuji Xerox Co., Ltd.), 15 October, 1993 (15.10.93) (Family: none)</pre>		1-9			
	er documents are listed in the continuation of Box C.	See patent family annex.				
Special categories of cited documents: document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other		"T" later document published after the inte priority date and not in conflict with the	he application but cited to			
		"X" understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be				
					special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other	
	nent published prior to the international filing date but later ne priority date claimed	"&" document member of the same patent				
		Date of mailing of the international search report 05 September, 2000 (05.09.00)				
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
		Telephone No.				
Facsimile N	Ю.	reiephone No.				

THIS PAGE BLANK (USPTO)

## 国際調査報告

国際出願番号 PCT/JP00/03405

	四次种重状口		0, 00 10 0
	属する分野の分類(国際特許分類(I P C)) I n t. C l <sup>7</sup> G O 6 F 1 3 / 3 6, G O 6 F 1	3/38	
調査を行った最	fった分野 最小限資料(国際特許分類(IPC)) nt. Cl <sup>7</sup> G06F13/36, G06F13	/38, G06F13/16, G06I	F1/18
日本 日本 日本	トの資料で調査を行った分野に含まれるもの 国実用新案公報 1926-1996年 国公開実用新案公報 1971-2000年 国実用新案登録公報 1996-2000年 国登録実用新案公報 1994-2000年		
国際調査で使	用した電子データベース(データベースの名称、	調査に使用した用語)	
C. 関連する	ると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連すると	さきは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP, 1-145754, A(株式会社リコー), 7 リーなし)	. 6月. 1989 (07. 06. 89) (ファミ	1-9
Y	JP, 5-303540, A(富士ゼロックス株式 3)(ファミリーなし)	1-9	
Y	JP, 5-265945, A(富士ゼロックス株式3)(ファミリーなし)	会社),15.10月.1993(15.10.9	1-9
□ C欄の続	きにも文献が列挙されている。	□ パテントファミリーに関する別	<b>川紙を参照。</b>
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表された文献ではなく、発明の原理がのために引用するものではなく、発明の原理がある文献であって、当該文献のみでいる。 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献			、発明の原理又は理 当該文献のみで発明 えられるもの 当該文献と他の1以 自明である組合せに
国際調査を完	了した日 21.08.00	国際調査報告の発送日 05。(	09.00
日本	の名称及びあて先 国特許庁(ISA/JP)	特許庁審査官(権限のある職員) 佐藤 匡	5R 9650
	郵便番号100-8915 都千代用区額が関三丁月4番3号	電話番号 03-3581-1101	内線 6914

THIS PAGE BLANK (USPTO)